Lehrbuch Digitaltechnik - Eine Einführung mit VHDL.
von: Jürgen Reichardt
De Gruyter Oldenbourg, 2009
ISBN: 9783486593600
Sprache: Deutsch
413 Seiten, Download: 15424 KB
Format: PDF, auch als Online-Lesen
Vorwort | 6 | ||
Inhaltsverzeichnis | 8 | ||
1 Einleitung | 16 | ||
1.1 Die Hardwarebeschreibungssprache VHDL | 18 | ||
1.2 Digitale und Analoge Signale | 19 | ||
1.3 Digitale Systeme | 20 | ||
1.4 Gliederung des Buches | 23 | ||
1.5 Vertiefende Aufgaben | 24 | ||
2 Modellierung digitaler Schaltungen | 26 | ||
2.1 Lernziele | 26 | ||
2.2 Entwurfssichten und Abstraktionsebenen | 26 | ||
2.3 Modellierung mit Hardwarebeschreibungssprachen | 29 | ||
2.4 Kombinatorische und getaktete Logik | 31 | ||
2.5 Entwurfsmethodik für programmierbare digitale | 34 | ||
Schaltungen | 34 | ||
2.6 Vertiefende Aufgaben | 35 | ||
3 Boole’sche Algebra | 36 | ||
3.1 Lernziele | 36 | ||
3.2 Schaltvariable und Schaltfunktionen, Signale | 36 | ||
3.3 Elementare Schaltfunktionen | 37 | ||
3.4 Rechenregeln der Schaltalgebra | 40 | ||
3.5 Vollständige Systeme | 44 | ||
3.6 Normalformen | 47 | ||
3.7 Realisierung von Schaltfunktionen mit Wahrheitstabellen | 49 | ||
3.8 XOR- und XNOR-Logik | 52 | ||
3.9 Vorrangregeln | 54 | ||
3.10 Schaltsymbole | 55 | ||
3.11 Implementierung von Schaltfunktionen mit Multiplexern | 58 | ||
3.12 Analyse von Schaltnetzen | 60 | ||
3.13 Vertiefende Aufgaben | 62 | ||
4 VHDL-Einführung I | 66 | ||
4.1 Lernziele | 66 | ||
4.2 Syntaxnotation | 66 | ||
4.3 Der Aufbau eines VHDL-Modells | 67 | ||
4.4 VHDL-Testbenches | 79 | ||
4.5 Vertiefende Aufgaben | 82 | ||
5 Zahlensysteme in der Digitaltechnik | 84 | ||
5.1 Lernziele | 85 | ||
5.2 Polyadische Zahlensysteme | 85 | ||
5.3 Umwandlung zwischen Zahlensystemen | 87 | ||
5.4 Addition und Subtraktion vorzeichenloser Dualzahlen | 89 | ||
5.5 Darstellung negativer Zahlen | 91 | ||
5.6 Darstellung rationaler Zahlen | 97 | ||
5.7 Vertiefende Aufgaben | 101 | ||
6 Logikminimierung | 104 | ||
6.1 Lernziele | 104 | ||
6.2 Minimierung mit KV-Tafeln | 104 | ||
6.3 Softwarealgorithmen zur zweistufigen Minimierung | 122 | ||
6.4 Minimierungskonzepte für FPGAs | 124 | ||
6.5 Vertiefende Aufgaben | 125 | ||
7 VHDL-Einführung II | 128 | ||
7.1 Lernziele | 128 | ||
7.2 Das VHDL-Prozesskonzept | 128 | ||
7.3 Ereignisgesteuerte Simulatoren | 130 | ||
7.4 Verzögerungsmodelle | 133 | ||
7.5 Sequenzielle Anweisungen in Prozessen | 134 | ||
7.6 Prozesse ohne Sensitivityliste | 138 | ||
7.7 Verwendung von Variablen in Prozessen | 139 | ||
7.8 Modellierungsbeispiel | 140 | ||
7.9 Vertiefende Aufgaben | 143 | ||
8 Codes | 146 | ||
8.1 Lernziele | 146 | ||
8.2 Charakterisierung und Klassifizierung | 146 | ||
8.3 Zahlencodes | 147 | ||
8.4 Code für die Längen- und Winkelmesstechnik | 151 | ||
8.5 Methoden der Fehlererkennung und -korrektur | 153 | ||
8.6 Vertiefende Aufgaben | 156 | ||
9 Physikalische Implementierung und Beschaltung von Logikgattern | 158 | ||
9.1 Lernziele | 158 | ||
9.2 Logikgatter in CMOS-Technologie | 158 | ||
9.3 Logikzustände und elektrische Pegel | 163 | ||
9.4 Statische CMOS-Logikgatter | 166 | ||
9.5 Beschaltung von Gatterausgängen | 167 | ||
9.6 VHDL-Modellierung mit den Datentypen | 173 | ||
std_ulogic und std_logic | 173 | ||
9.7 Vertiefende Aufgaben | 180 | ||
10 Datenpfadkomponenten | 182 | ||
10.1 Lernziele | 183 | ||
10.2 Multiplexer | 183 | ||
10.3 Binärzahlendecoder und Demultiplexer | 185 | ||
10.4 Prioritätsencoder | 188 | ||
10.5 Code-Umsetzer | 190 | ||
10.6 Komparator | 192 | ||
10.7 Hierarchische Strukturmodellierung in VHDL | 193 | ||
10.8 Addierer | 195 | ||
10.9 Hardware-Multiplizierer | 207 | ||
10.10 Arithmetik in VHDL | 210 | ||
10.11 Vertiefende Aufgaben | 213 | ||
11 Latches und Flipflops in synchronen Schaltungen | 216 | ||
11.1 Lernziele | 217 | ||
11.2 Das RS-Latch | 217 | ||
11.3 Das D-Latch (Data-Latch) | 225 | ||
11.4 D-Flipflops | 227 | ||
11.5 JK-Flipflop | 236 | ||
11.6 T-Flipflop | 237 | ||
11.7 Zweispeicher-Flipflops | 239 | ||
11.8 RTL-Modellierung synchroner Schaltungen | 241 | ||
11.9 Zusammenfassung | 243 | ||
11.10 Vertiefende Aufgaben | 244 | ||
12 Entwurf synchroner Zustandsautomaten | 250 | ||
12.1 Lernziele | 251 | ||
12.2 Formale Beschreibung von Zustandsautomaten | 251 | ||
12.3 Entwurf eines Geldwechselautomaten | 253 | ||
12.4 Impulsfolgeerkennung mit Zustandsautomaten | 270 | ||
12.5 Vertiefende Aufgaben | 276 | ||
13 Entwurf von Synchronzählern | 278 | ||
13.1 Lernziele | 279 | ||
13.2 Manuelle Implementierung von Zählern | 279 | ||
13.3 Standardzähler | 288 | ||
13.4 Vertiefende Aufgaben | 297 | ||
14 Schieberegister | 300 | ||
14.1 Lernziele | 300 | ||
14.2 Arbeitsweise von Schieberegistern | 300 | ||
14.3 Serien-Parallel-Umsetzer | 302 | ||
14.4 Parallel-Serien-Umsetzer | 305 | ||
14.5 Zähler mit Schieberegistern | 308 | ||
14.6 Linear rückgekoppelte Schieberegister | 313 | ||
14.7 Vertiefende Aufgaben | 316 | ||
15 Digitale Halbleiterspeicher | 318 | ||
15.1 Lernziele | 318 | ||
15.2 Übersicht | 318 | ||
15.3 Nichtflüchtige Speicher | 322 | ||
15.4 Flüchtige Speicher | 328 | ||
15.5 FIFO-Speicher | 340 | ||
15.6 Speichererweiterung | 346 | ||
15.7 Vertiefende Aufgaben | 350 | ||
16 Programmierbare Logik | 352 | ||
16.1 Lernziele | 352 | ||
16.2 PLD-Architekturen | 352 | ||
16.3 SPLDs | 354 | ||
16.4 CPLDs | 365 | ||
16.5 FPGAs | 369 | ||
16.6 Vertiefende Aufgaben | 378 | ||
17 Anhang | 380 | ||
17.1 Hinweise zur Verwendung des Simulators ModelSim XE Starter | 380 | ||
17.2 VHDL-Codierungsempfehlungen | 393 | ||
18 Literaturverzeichnis | 398 | ||
19 Sachregister | 402 |